： verilogHDL程序中，模块的输入/输出信号类型如果缺省，默认为wire型。（）A:错 B:对答案: 对8、